Framework de monitoramento, registro de eventos e visualização gráfica em Tempo Real da UPS (Todos os parâmetros internos tais como: Tensões de operação dos estágios, estado e cálculos da carga, estados dos controladores, máquinas lógicas internas além de informações referentes à bateria, ao regulador de tensão e ao inversor); Conectividade via I2C+DMA para permitir alívio no tempo de processamento referente à atualização dos dados na tela, bem como reduzido número de I/Os empregados. Desenvolvido para ARM/Cortex-M0.
Propriedade Intelectual: Software
Nº do Processo: BR 51 2024 001446 2
Titularidade: INSTITUTO FEDERAL DE EDUCAÇÃO, CIÊNCIA E TECNOLOGIA DO CEARÁ / RGT ELETRÔNICA EIRELI
Status do Ativo: Registrado
Linguagem: C
Campo de Aplicação: EN 04
Utilizamos cookies para otimizar e aprimorar sua navegação no site. Todos os cookies, exceto os essenciais, necessitam de seu consentimento para serem executados.